臺(tái)積電成立于1987年，企業(yè)總部位于臺(tái)灣新竹。其是全球最大的專業(yè)集成電路制造服務(wù)公司，并率先開(kāi)創(chuàng)了專業(yè)集成電路制造服務(wù)商業(yè)模式。臺(tái)積電以業(yè)界先進(jìn)的制程技術(shù)及設(shè)計(jì)解決方案，支援一個(gè)以客戶及伙伴組成的生態(tài)系統(tǒng)，使之蓬勃發(fā)展，以此釋放全球半導(dǎo)體產(chǎn)業(yè)的創(chuàng)新。
2019年，臺(tái)積公司預(yù)計(jì)提供約1,200萬(wàn)片十二吋晶圓的年產(chǎn)能。并提供最廣泛的制程技術(shù)，全面涵蓋自（大于）0.5微米制程至最先進(jìn)的制程技術(shù)，即現(xiàn)今的7納米制程。臺(tái)積公司是首家為客戶提供7納米制程技術(shù)生產(chǎn)晶片的專業(yè)集成電路制造服務(wù)公司。
招聘職位：
Circuit Design Engineer
公司地點(diǎn)
江蘇-南京江寧區(qū)
學(xué)歷
碩士及以上
專業(yè)要求
微電子、電子科學(xué)與技術(shù)、計(jì)算機(jī)科學(xué)等
職位介紹
1. Library/IP circuits design, pre/post simulation, characterization for Standard Cell, Standard I/O, SRAM, ROM, Emb-Flash, EEPROM, and other special mixed-signal/analog IP etc.
2. Work closely with layout engineer. Provide the guideline and help for physical layout floor plan, design, verification and RC extraction.
3. Wafer or package chip testing and debug.
4. Customer support.
在這個(gè)領(lǐng)域發(fā)光發(fā)熱，要具備：
1. Good knowledge of circuits design. Experience in Std. Cell, I/O, ESD SRAM, memory compiler, non-volatile memory, charge pump, band gap and other mixed-signal/analog IP preferred.
2. Experience in Cadence/Synopsys/Mentor/Springsoft circuit and layout design/simulation/verification tools preferred.
3. Unix/Lunix system experience and Good programming skills preferred, such as C, Perl, TCL etc.
4. Device/Process/Layout/Testing related experience preferred.
5. Intelligent and excellent analysis capability.
6. Self-motivated and hard work.
IC 設(shè)計(jì)工程師
打造「開(kāi)放創(chuàng)新平臺(tái)」（Open Innovation Platform®）協(xié)助客戶成功。
公司地點(diǎn)
江蘇-南京江寧區(qū)
學(xué)歷
碩士及以上
專業(yè)要求
微電子、電子科學(xué)與技術(shù)、計(jì)算機(jī)科學(xué)、軟件工程等
職位介紹
在新制程技術(shù)研發(fā)初期，IC設(shè)計(jì)工程師、研發(fā)工程師便與客戶緊密合作，在新制程技術(shù)開(kāi)發(fā)完成時(shí)，便可同時(shí)落實(shí)產(chǎn)品量產(chǎn)的目標(biāo)，縮短客戶新產(chǎn)品上市時(shí)間。 在這里，除了接觸最先進(jìn)的制程技術(shù)，也能站上世界舞臺(tái)，與全球IC設(shè)計(jì)生態(tài)系伙伴制定客戶研發(fā)的解決方案，提供功耗、效能、 及芯片尺寸優(yōu)化的競(jìng)爭(zhēng)優(yōu)勢(shì)。
在這個(gè)領(lǐng)域發(fā)光發(fā)熱，要具備：
電機(jī)、電子、咨詢工程專業(yè)知識(shí) / 熱愛(ài)挑戰(zhàn)的性格 / 耐心、細(xì)心 / 項(xiàng)目管理能力
Layout Engineer
公司地點(diǎn)
江蘇-南京江寧區(qū)
學(xué)歷
本科及以上
專業(yè)要求
微電子、電子科學(xué)與技術(shù)、計(jì)算機(jī)科學(xué)等
職位介紹
1.Work on SRAM/Flash/IO/standard cell layout design & verification.
2.Work on test chip layout design & verification.
良率精進(jìn)工程師監(jiān)控芯片的良率與缺陷，使用量測(cè)機(jī)臺(tái)監(jiān)測(cè)芯片的缺陷，找出可能的問(wèn)題，再與制程解決問(wèn)題。
在這個(gè)領(lǐng)域發(fā)光發(fā)熱，要具備：
1.At least BS Degree of Microelectronics.
2.Familiar with layout design and verification tool (Virtuoso, Laker, Calibre ...)
3.Good English oral and written skills.
4.Good communication and teamwork.
5.Programming skill and APR test chip experience will be plus factor (Perl, TCL, C++)
2019年，臺(tái)積公司預(yù)計(jì)提供約1,200萬(wàn)片十二吋晶圓的年產(chǎn)能。并提供最廣泛的制程技術(shù)，全面涵蓋自（大于）0.5微米制程至最先進(jìn)的制程技術(shù)，即現(xiàn)今的7納米制程。臺(tái)積公司是首家為客戶提供7納米制程技術(shù)生產(chǎn)晶片的專業(yè)集成電路制造服務(wù)公司。
招聘職位：
Circuit Design Engineer
公司地點(diǎn)
江蘇-南京江寧區(qū)
學(xué)歷
碩士及以上
專業(yè)要求
微電子、電子科學(xué)與技術(shù)、計(jì)算機(jī)科學(xué)等
職位介紹
1. Library/IP circuits design, pre/post simulation, characterization for Standard Cell, Standard I/O, SRAM, ROM, Emb-Flash, EEPROM, and other special mixed-signal/analog IP etc.
2. Work closely with layout engineer. Provide the guideline and help for physical layout floor plan, design, verification and RC extraction.
3. Wafer or package chip testing and debug.
4. Customer support.
在這個(gè)領(lǐng)域發(fā)光發(fā)熱，要具備：
1. Good knowledge of circuits design. Experience in Std. Cell, I/O, ESD SRAM, memory compiler, non-volatile memory, charge pump, band gap and other mixed-signal/analog IP preferred.
2. Experience in Cadence/Synopsys/Mentor/Springsoft circuit and layout design/simulation/verification tools preferred.
3. Unix/Lunix system experience and Good programming skills preferred, such as C, Perl, TCL etc.
4. Device/Process/Layout/Testing related experience preferred.
5. Intelligent and excellent analysis capability.
6. Self-motivated and hard work.
IC 設(shè)計(jì)工程師
打造「開(kāi)放創(chuàng)新平臺(tái)」（Open Innovation Platform®）協(xié)助客戶成功。
公司地點(diǎn)
江蘇-南京江寧區(qū)
學(xué)歷
碩士及以上
專業(yè)要求
微電子、電子科學(xué)與技術(shù)、計(jì)算機(jī)科學(xué)、軟件工程等
職位介紹
在新制程技術(shù)研發(fā)初期，IC設(shè)計(jì)工程師、研發(fā)工程師便與客戶緊密合作，在新制程技術(shù)開(kāi)發(fā)完成時(shí)，便可同時(shí)落實(shí)產(chǎn)品量產(chǎn)的目標(biāo)，縮短客戶新產(chǎn)品上市時(shí)間。 在這里，除了接觸最先進(jìn)的制程技術(shù)，也能站上世界舞臺(tái)，與全球IC設(shè)計(jì)生態(tài)系伙伴制定客戶研發(fā)的解決方案，提供功耗、效能、 及芯片尺寸優(yōu)化的競(jìng)爭(zhēng)優(yōu)勢(shì)。
在這個(gè)領(lǐng)域發(fā)光發(fā)熱，要具備：
電機(jī)、電子、咨詢工程專業(yè)知識(shí) / 熱愛(ài)挑戰(zhàn)的性格 / 耐心、細(xì)心 / 項(xiàng)目管理能力
Layout Engineer
公司地點(diǎn)
江蘇-南京江寧區(qū)
學(xué)歷
本科及以上
專業(yè)要求
微電子、電子科學(xué)與技術(shù)、計(jì)算機(jī)科學(xué)等
職位介紹
1.Work on SRAM/Flash/IO/standard cell layout design & verification.
2.Work on test chip layout design & verification.
良率精進(jìn)工程師監(jiān)控芯片的良率與缺陷，使用量測(cè)機(jī)臺(tái)監(jiān)測(cè)芯片的缺陷，找出可能的問(wèn)題，再與制程解決問(wèn)題。
在這個(gè)領(lǐng)域發(fā)光發(fā)熱，要具備：
1.At least BS Degree of Microelectronics.
2.Familiar with layout design and verification tool (Virtuoso, Laker, Calibre ...)
3.Good English oral and written skills.
4.Good communication and teamwork.
5.Programming skill and APR test chip experience will be plus factor (Perl, TCL, C++)
為防止簡(jiǎn)歷投遞丟失請(qǐng)抄送一份至：boshijob@126.com（郵件標(biāo)題格式：應(yīng)聘職位名稱+姓名+學(xué)歷+專業(yè)+中國(guó)博士人才網(wǎng)）
中國(guó)-博士人才網(wǎng)發(fā)布
聲明提示：凡本網(wǎng)注明“來(lái)源：XXX”的文/圖等稿件，本網(wǎng)轉(zhuǎn)載出于傳遞更多信息及方便產(chǎn)業(yè)探討之目的，并不意味著本站贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性，文章內(nèi)容僅供參考。
